Disseny i implementació d'una etapa d'acondicionament per a mesures de conductivitat realitzades amb un microscopi de forces atòmiques

En aquest treball, s'ha dissenyat un mòdul d'acondicionament a fi de millorar les mesures de conductivitat realitzades amb un AFM (Microscopi de Forces Atòmiques). L'equip actual disposa d'un preamplificador de baix soroll amb un guany de 10 10V/A. Donat que els corrents que es pretenen mesurar són extremadament petits (~pA), s'ha dissenyat un filtre per eliminar diferents fonts de soroll, com ara el soroll que introdueix la xarxa elèctrica a 50Hz. Es pretén reduir aquesta component freqüencial un factor mínim de 10 (20dB). També s'ha afegit un filtre passa baixos per eliminar els soroll que es troba fora de l'amplada de banda del preamplificador. S'ha introduït una etapa d'amplificació de guany variable: 1, 10 i 100 per augmentar la flexibilitat de l'equip i finalment també s'ha dissenyat una etapa per eliminar la tensió d'offset d'aquest amplificador. L'abast del treball anirà des del disseny fins la implementació final sobre una placa PCB.En este trabajo, se ha diseñado un circuito de acondicionamiento con el fín de mejorar las medidas de conductividad realizadas con un AFM (Microscopio de Fuerzas Atómicas). El equipo actual dispone de un preamplificador de bajo ruido con ganancia 10 10V/A. Dado que las corrientes que se pretenden medir son extremadamente pequeñas (~pA), se ha diseñado un filtro para eliminar distintas fuentes de ruido, por ejemplo el ruido introducido por la red eléctrica a 50Hz. Se pretende reducir esta componente frecuencial un factor mínimo de 10 (20dB). También se ha añadido un filtro pasa bajo para eliminar ruidos fuera del alcance del ancho de banda del preamplificador. Se ha introducido una etapa de amplificación de ganancia variable: 1, 10 y 100 para darle más flexibilidad al equipo. Finalmente también se ha diseñado una etapa para eliminar la tensión de offset de este amplificador. El trabajo abarca desde el diseño hasta la finalización del módulo sobre una placa PCB.In this work, a circuit has been designed in order to improve the conductivity measures made with an AFM (Atomic Force Microscope). This microscope has a low noise preamplifier with a gain of 10 10V/A. A filter has been designed to remove the noise sources, such as the electrical noise of 50Hz, since the currents expected to measure are extremely small (~pA). It is expected that the signal of 50Hz gets reduced to the minimal factor of 10 (20dB). Also, a low pass filter has been added to remove the noise which is out of the preamplifier bandwidth. There is an amplifier stage with a variable gain: 1, 10 and 100 to give the system more flexibility, too. Finally, also a stage has been designed to remove the offset voltage of this amplifier. The work goes from the design to the completion of the module on a PCB

Near-field chipless radio-frequency identification (RFID) sensing and identification system with switching reading

A chipless radio-frequency identification (chipless-RFID) and sensing system, where tags are read by proximity (near-field) through a switch, is presented. The tags consist of a set of identical resonant elements (split-ring resonators or SRRs), printed or etched at predefined and equidistant positions, forming a linear chain, each SRR providing a bit of information. The logic state ('1' or '0') associated with each resonator depends on whether it is present or not in the predefined position. The reader is an array of power splitters used to feed a set of SRR-loaded transmission lines (in equal number to the number of resonant elements, or bits, of the tag). The feeding (interrogation) signal is a harmonic (single-tone) signal tuned to a frequency in the vicinity of the fundamental resonance of the SRRs. The set of SRR-loaded lines must be designed so that the corresponding SRRs are in perfect alignment with the SRRs of the tag, provided the tag is positioned on top of the reader. Thus, in a reading operation, as long as the tag is very close to the reader, the SRRs of the tag modify (decrease) the transmission coefficient of the corresponding reader line (through electromagnetic coupling between both SRRs), and the amplitude of the output signal is severely reduced. Therefore, the identification (ID) code of the tag is contained in the amplitudes of the output signals of the SRR-loaded lines, which can be inferred sequentially by means of a switching system. Unlike previous chipless-RFID systems based on near-field and sequential bit reading, the tags in the proposed system can be merely positioned on top of the reader, conveniently aligned, without the need to mechanically place them across the reader. Since tag reading is only possible if the tag is very close to the reader, this system can be also used as a proximity sensor with applications such as target identification. The proposed chipless-RFID and sensing approach is validated by reading a designed 4-bit tag. For identification purposes, this system is of special interest in applications where a low number of bits suffice, and tag reading by proximity is acceptable (or even convenient). Applications mostly related to secure paper, particularly involving a limited number of items (e.g., exams, ballots, etc.), in order to provide authenticity and avoid counterfeiting, are envisaged. As a proximity sensor, the system may be of use in detecting and distinguishing different targets in applications such as smart packaging

Negative bias temperature instabilities induced in device with millisecond anneal for ultra-shallow junctions

In this paper the NBTI degradation has been studied in pMOS transistors with ultra-thin high-k dielectric subjected to a millisecond anneal for ultra-shallow junction implantation using different laser powers. An ultrafast characterization technique has been developed with the aim of acquiring the threshold voltage (Vth) shift in relaxation times as short as possible once the electrical stress is removed. It has been observed that increasing the millisecond anneal temperature reduce the NBTI degradation. These results have been explained in the context of the emission and capture probability maps of the defects

Disseny i implementació d'una etapa d'acondicionament per a mesures de conductivitat realitzades amb un microscopi de forces atòmiques

En aquest treball, s’ha dissenyat un mòdul d’acondicionament a fi de millorar les mesures de conductivitat realitzades amb un AFM (Microscopi de Forces Atòmiques). L’equip actual disposa d’un preamplificador de baix soroll amb un guany de 10 10V/A. Donat que els corrents que es pretenen mesurar són extremadament petits (~pA), s’ha dissenyat un filtre per eliminar diferents fonts de soroll, com ara el soroll que introdueix la xarxa elèctrica a 50Hz. Es pretén reduir aquesta component freqüencial un factor mínim de 10 (20dB). També s’ha afegit un filtre passa baixos per eliminar els soroll que es troba fora de l’amplada de banda del preamplificador. S’ha introduït una etapa d’amplificació de guany variable: 1, 10 i 100 per augmentar la flexibilitat de l’equip i finalment també s’ha dissenyat una etapa per eliminar la tensió d’offset d’aquest amplificador. L’abast del treball anirà des del disseny fins la implementació final sobre una placa PCB.En este trabajo, se ha diseñado un circuito de acondicionamiento con el fín de mejorar las medidas de conductividad realizadas con un AFM (Microscopio de Fuerzas Atómicas). El equipo actual dispone de un preamplificador de bajo ruido con ganancia 10 10V/A. Dado que las corrientes que se pretenden medir son extremadamente pequeñas (~pA), se ha diseñado un filtro para eliminar distintas fuentes de ruido, por ejemplo el ruido introducido por la red eléctrica a 50Hz. Se pretende reducir esta componente frecuencial un factor mínimo de 10 (20dB). También se ha añadido un filtro pasa bajo para eliminar ruidos fuera del alcance del ancho de banda del preamplificador. Se ha introducido una etapa de amplificación de ganancia variable: 1, 10 y 100 para darle más flexibilidad al equipo. Finalmente también se ha diseñado una etapa para eliminar la tensión de offset de este amplificador. El trabajo abarca desde el diseño hasta la finalización del módulo sobre una placa PCB.In this work, a circuit has been designed in order to improve the conductivity measures made with an AFM (Atomic Force Microscope). This microscope has a low noise preamplifier with a gain of 10 10V/A. A filter has been designed to remove the noise sources, such as the electrical noise of 50Hz, since the currents expected to measure are extremely small (~pA). It is expected that the signal of 50Hz gets reduced to the minimal factor of 10 (20dB). Also, a low pass filter has been added to remove the noise which is out of the preamplifier bandwidth. There is an amplifier stage with a variable gain: 1, 10 and 100 to give the system more flexibility, too. Finally, also a stage has been designed to remove the offset voltage of this amplifier. The work goes from the design to the completion of the module on a PCB

Caracterización de la variabilidad dependiente del tiempo de MOSFETs ultraescalados para su modelado compacto

El transistor MOSFET es uno de los dispositivos más utilizados en multitud de aplicaciones electrónicas gracias a sus excelentes características de funcionamiento, su bajo consumo y su gran capacidad de miniaturización. El constante progreso de la tecnología microelectrónica ha permitido una reducción de las dimensiones de este dispositivo, lo que ha conllevado mejoras en las prestaciones de los circuitos integrados (CI). Sin embargo, cuando estas dimensiones alcanzan el rango nanométrico, aparecen diferentes fenómenos físicos de distinta naturaleza como efectos de canal corto, procesos cuánticos y/o aumento de los campos eléctricos dentro del dispositivo, que afectan a las prestaciones y a fiabilidad de dichos transistores. Relacionados con el aumento de los campos eléctricos han aparecido diferentes mecanismos de fallo como el Bias Temperature Instability (BTI), la Degradación por Portadores Calientes (CHC) y la Ruptura Dieléctrica (BD), entre otros, que repercuten negativamente en la fiabilidad del transistor y, a su vez, al funcionamiento de los CIs. En tecnologías actuales, tanto el BTI como el CHC son mecanismos que producen modificaciones en los parámetros eléctricos de los transistores. Ambos mecanismos se caracterizan por la degradación de la tensión umbral (incremento, ΔVth) y otros parámetros eléctricos relevantes del MOSFET, como por ejemplo la transconductancia, cuando son sometidos a estreses durante su funcionamiento en un circuito integrado. Tanto el BTI y como el CHC se atribuyen a la generación de trampas en el dieléctrico y en la interfaz entre el dieléctrico y el canal del transistor, convirtiéndose en uno de los principales problemas de fiabilidad de las tecnologías de ultraescaladas, ya que pueden afectar a la vida útil de los dispositivos y la de los circuitos. La rápida variación de la tensión umbral observada cuando finaliza el estrés ha resultado ser uno de los problemas que dificultan la caracterización del BTI. Cuando se utilizan las técnicas de caracterización convencionales, los efectos de degradación quedan subestimados debido a la rápida recuperación de Vth inherente al fenómeno. Para resolver este problema, se ha desarrollado una técnica de caracterización ultrarrápida con el objetivo de reducir el tiempo que transcurre entre la interrupción del estrés y la medida de Vth. Para complementar esta técnica, se ha desarrollado una metodología de extracción de parámetros basada en el modelo físico PDO (Probabilístic Defect Occupancy Model). Esta metodología permite reproducir ΔVth obtenida de la caracterización y obtener información de los defectos que contribuyen en la degradación de la tensión umbral. Además, en este trabajo se ha realizado un estudio sistemático de la influencia de la temperatura y la tensión de estrés en la puerta y el drenador (degradación de NBTI y CHC, respectivamente) en ΔVth. Para ello se han considerado diferentes condiciones de estrés con el fin de estudiar como se modifica la distribución de defectos que contribuyen a ΔVth. Para obtener la distribución se ha realizado un análisis unificado de los resultados, independientemente de las condiciones de estrés (BTI o CHC), en el contexto del modelo PDO. A través de la metodología presentada, se ha obtenido la distribución de defectos a partir de ΔVth medido experimentalmente para las diferentes condiciones de estrés. Finalmente, se han analizado los parámetros de pequeña señal del transistor MOSFET cuando se aplican diferentes tensiones NBTI en el rango de radiofrecuencias. Con el fin de obtener estos parámetros se ha desarrollado una metodología que relaciona el circuito de pequeña señal y los parámetros [S] medidos. Con el fin de transferir el cambio de los parámetros de pequeña señal debido a la tensión de estrés, se ha simulado un amplificador simple y analizado el producto ganancia ancho de banda.MOSFET transistor is one of the most used device many applications thanks to its excellent operation characteristics, low power consumption and high miniaturization capability. The microelectronic technology progress has allowed reducing the MOSFET dimensions, which has led to improve the performance of integrated circuits (IC). However, when such dimensions reach the nanometric range, different physical phenomena such as short-channel effects, quantum processes and/or increase of electric fields in the device appear affecting the performance and reliability of transistors. During the device operation in the circuit, due to the large electric fields and temperature within the device, several aging mechanisms such as Bias Temperature Instability (BTI) or Channel Hot Carrier degradation (CHC), which progressively modify the initial device electrical characteristics, appear. Both mechanisms are characterized by the degradation of threshold voltage (shift, ΔVth) and other relevant electrical parameters of the MOSFET, like transconductance, when they are subjected to an electrical stress during its operation in an integrated circuit. BTI and CHC degradation, which are attributed to trap generation in the dielectric-bulk interface when high electric fields are applied to the transistor, are one of the main reliability problems of ultrascaled technologies that can limit the lifetime of devices and circuits The recovery of the threshold voltage is one of the issue that makes difficult the BTI characterization because of VTH changes very fast when the electrical stress is removed. For BTI studies, when the conventional characterization techniques are used, the degradation effects are underestimated due to fast recovery processes inherent to the phenomenon. To solve this problem, ultrafast characterization technique has been developed with the aim of studying the BTI degradation in pMOS transistors by acquiring the threshold voltage shift in very short times after the electrical stress removal. In addition, parameter extraction methodology based on Probabilistic Defect Occupancy model (PDO) for the BTI has been developed with the aim of reproducing and fitting the experimental ΔVth, as a function of time, and obtaining the defect distribution parameters and also the permanent part dependence which takes part during the stress/recovery stage. In this work, the influence of the temperature and the high electric fields at the gate and drain terminals (NBTI and CHC degradation, respectively) on the ΔVth has been analyzed in large area pMOSFETs. In addition, different stress conditions have been applied in order to know how those conditions modify the defect distribution that takes part in ΔVth. To obtain the distribution, a unified analysis of the results, regardless of the stress conditions (BTI and CHC) has been done in the context of the PDO model. By means of the methodology presented above, the defect distribution has been obtained and its dependence on the different stress conditions has been studied. Knowing how defect distribution changes with the stress conditions will allow to transfer the effects of NBTI and CHC degradation at device level up to the circuit level in order to evaluate how the device properties affect the circuit performance and reliability. Finally, the MOSFET small signal parameters have been analyzed when different NBTI stresses at the radiofrequency range are applied to the MOSFET. In order to get those parameters, a methodology that takes into account the small signal circuit and the measured [S] parameters has been developed. To transfer the small signal parameters shift, due to the stress, to the circuit level, a simple amplifier has been simulated and the gain bandwidth analyzed

Disseny i implementació d'una etapa d'acondicionament per a mesures de conductivitat realitzades amb un microscopi de forces atòmiques

En aquest treball, s'ha dissenyat un mòdul d'acondicionament a fi de millorar les mesures de conductivitat realitzades amb un AFM (Microscopi de Forces Atòmiques). L'equip actual disposa d'un preamplificador de baix soroll amb un guany de 10 10V/A. Donat que els corrents que es pretenen mesurar són extremadament petits (~pA), s'ha dissenyat un filtre per eliminar diferents fonts de soroll, com ara el soroll que introdueix la xarxa elèctrica a 50Hz. Es pretén reduir aquesta component freqüencial un factor mínim de 10 (20dB). També s'ha afegit un filtre passa baixos per eliminar els soroll que es troba fora de l'amplada de banda del preamplificador. S'ha introduït una etapa d'amplificació de guany variable: 1, 10 i 100 per augmentar la flexibilitat de l'equip i finalment també s'ha dissenyat una etapa per eliminar la tensió d'offset d'aquest amplificador. L'abast del treball anirà des del disseny fins la implementació final sobre una placa PCB.En este trabajo, se ha diseñado un circuito de acondicionamiento con el fín de mejorar las medidas de conductividad realizadas con un AFM (Microscopio de Fuerzas Atómicas). El equipo actual dispone de un preamplificador de bajo ruido con ganancia 10 10V/A. Dado que las corrientes que se pretenden medir son extremadamente pequeñas (~pA), se ha diseñado un filtro para eliminar distintas fuentes de ruido, por ejemplo el ruido introducido por la red eléctrica a 50Hz. Se pretende reducir esta componente frecuencial un factor mínimo de 10 (20dB). También se ha añadido un filtro pasa bajo para eliminar ruidos fuera del alcance del ancho de banda del preamplificador. Se ha introducido una etapa de amplificación de ganancia variable: 1, 10 y 100 para darle más flexibilidad al equipo. Finalmente también se ha diseñado una etapa para eliminar la tensión de offset de este amplificador. El trabajo abarca desde el diseño hasta la finalización del módulo sobre una placa PCB.In this work, a circuit has been designed in order to improve the conductivity measures made with an AFM (Atomic Force Microscope). This microscope has a low noise preamplifier with a gain of 10 10V/A. A filter has been designed to remove the noise sources, such as the electrical noise of 50Hz, since the currents expected to measure are extremely small (~pA). It is expected that the signal of 50Hz gets reduced to the minimal factor of 10 (20dB). Also, a low pass filter has been added to remove the noise which is out of the preamplifier bandwidth. There is an amplifier stage with a variable gain: 1, 10 and 100 to give the system more flexibility, too. Finally, also a stage has been designed to remove the offset voltage of this amplifier. The work goes from the design to the completion of the module on a PCB

Caracterización de la variabilidad dependiente del tiempo de MOSFETs ultraescalados para su modelado compacto /

A portada: REDEC, Reliability of Electron device and Circuits.Bibliografia.El transistor MOSFET es uno de los dispositivos más utilizados en multitud de aplicaciones electrónicas gracias a sus excelentes características de funcionamiento, su bajo consumo y su gran capacidad de miniaturización. El constante progreso de la tecnología microelectrónica ha permitido una reducción de las dimensiones de este dispositivo, lo que ha conllevado mejoras en las prestaciones de los circuitos integrados (CI). Sin embargo, cuando estas dimensiones alcanzan el rango nanométrico, aparecen diferentes fenómenos físicos de distinta naturaleza como efectos de canal corto, procesos cuánticos y/o aumento de los campos eléctricos dentro del dispositivo, que afectan a las prestaciones y a fiabilidad de dichos transistores. Relacionados con el aumento de los campos eléctricos han aparecido diferentes mecanismos de fallo como el Bias Temperature Instability (BTI), la Degradación por Portadores Calientes (CHC) y la Ruptura Dieléctrica (BD), entre otros, que repercuten negativamente en la fiabilidad del transistor y, a su vez, al funcionamiento de los CIs. En tecnologías actuales, tanto el BTI como el CHC son mecanismos que producen modificaciones en los parámetros eléctricos de los transistores. Ambos mecanismos se caracterizan por la degradación de la tensión umbral (incremento, ΔVth) y otros parámetros eléctricos relevantes del MOSFET, como por ejemplo la transconductancia, cuando son sometidos a estreses durante su funcionamiento en un circuito integrado. Tanto el BTI y como el CHC se atribuyen a la generación de trampas en el dieléctrico y en la interfaz entre el dieléctrico y el canal del transistor, convirtiéndose en uno de los principales problemas de fiabilidad de las tecnologías de ultraescaladas, ya que pueden afectar a la vida útil de los dispositivos y la de los circuitos. La rápida variación de la tensión umbral observada cuando finaliza el estrés ha resultado ser uno de los problemas que dificultan la caracterización del BTI. Cuando se utilizan las técnicas de caracterización convencionales, los efectos de degradación quedan subestimados debido a la rápida recuperación de Vth inherente al fenómeno. Para resolver este problema, se ha desarrollado una técnica de caracterización ultrarrápida con el objetivo de reducir el tiempo que transcurre entre la interrupción del estrés y la medida de Vth. Para complementar esta técnica, se ha desarrollado una metodología de extracción de parámetros basada en el modelo físico PDO (Probabilístic Defect Occupancy Model). Esta metodología permite reproducir ΔVth obtenida de la caracterización y obtener información de los defectos que contribuyen en la degradación de la tensión umbral. Además, en este trabajo se ha realizado un estudio sistemático de la influencia de la temperatura y la tensión de estrés en la puerta y el drenador (degradación de NBTI y CHC, respectivamente) en ΔVth. Para ello se han considerado diferentes condiciones de estrés con el fin de estudiar como se modifica la distribución de defectos que contribuyen a ΔVth. Para obtener la distribución se ha realizado un análisis unificado de los resultados, independientemente de las condiciones de estrés (BTI o CHC), en el contexto del modelo PDO. A través de la metodología presentada, se ha obtenido la distribución de defectos a partir de ΔVth medido experimentalmente para las diferentes condiciones de estrés. Finalmente, se han analizado los parámetros de pequeña señal del transistor MOSFET cuando se aplican diferentes tensiones NBTI en el rango de radiofrecuencias. Con el fin de obtener estos parámetros se ha desarrollado una metodología que relaciona el circuito de pequeña señal y los parámetros [S] medidos. Con el fin de transferir el cambio de los parámetros de pequeña señal debido a la tensión de estrés, se ha simulado un amplificador simple y analizado el producto ganancia ancho de banda.MOSFET transistor is one of the most used device many applications thanks to its excellent operation characteristics, low power consumption and high miniaturization capability. The microelectronic technology progress has allowed reducing the MOSFET dimensions, which has led to improve the performance of integrated circuits (IC). However, when such dimensions reach the nanometric range, different physical phenomena such as short-channel effects, quantum processes and/or increase of electric fields in the device appear affecting the performance and reliability of transistors. During the device operation in the circuit, due to the large electric fields and temperature within the device, several aging mechanisms such as Bias Temperature Instability (BTI) or Channel Hot Carrier degradation (CHC), which progressively modify the initial device electrical characteristics, appear. Both mechanisms are characterized by the degradation of threshold voltage (shift, ΔVth) and other relevant electrical parameters of the MOSFET, like transconductance, when they are subjected to an electrical stress during its operation in an integrated circuit. BTI and CHC degradation, which are attributed to trap generation in the dielectric-bulk interface when high electric fields are applied to the transistor, are one of the main reliability problems of ultrascaled technologies that can limit the lifetime of devices and circuits The recovery of the threshold voltage is one of the issue that makes difficult the BTI characterization because of VTH changes very fast when the electrical stress is removed. For BTI studies, when the conventional characterization techniques are used, the degradation effects are underestimated due to fast recovery processes inherent to the phenomenon. To solve this problem, ultrafast characterization technique has been developed with the aim of studying the BTI degradation in pMOS transistors by acquiring the threshold voltage shift in very short times after the electrical stress removal. In addition, parameter extraction methodology based on Probabilistic Defect Occupancy model (PDO) for the BTI has been developed with the aim of reproducing and fitting the experimental ΔVth, as a function of time, and obtaining the defect distribution parameters and also the permanent part dependence which takes part during the stress/recovery stage. In this work, the influence of the temperature and the high electric fields at the gate and drain terminals (NBTI and CHC degradation, respectively) on the ΔVth has been analyzed in large area pMOSFETs. In addition, different stress conditions have been applied in order to know how those conditions modify the defect distribution that takes part in ΔVth. To obtain the distribution, a unified analysis of the results, regardless of the stress conditions (BTI and CHC) has been done in the context of the PDO model. By means of the methodology presented above, the defect distribution has been obtained and its dependence on the different stress conditions has been studied. Knowing how defect distribution changes with the stress conditions will allow to transfer the effects of NBTI and CHC degradation at device level up to the circuit level in order to evaluate how the device properties affect the circuit performance and reliability. Finally, the MOSFET small signal parameters have been analyzed when different NBTI stresses at the radiofrequency range are applied to the MOSFET. In order to get those parameters, a methodology that takes into account the small signal circuit and the measured [S] parameters has been developed. To transfer the small signal parameters shift, due to the stress, to the circuit level, a simple amplifier has been simulated and the gain bandwidth analyzed

Near-field chipless radio-frequency identification (RFID) sensing and identification system with switching reading

A chipless radio-frequency identification (chipless-RFID) and sensing system, where tags are read by proximity (near-field) through a switch, is presented. The tags consist of a set of identical resonant elements (split-ring resonators or SRRs), printed or etched at predefined and equidistant positions, forming a linear chain, each SRR providing a bit of information. The logic state ('1' or '0') associated with each resonator depends on whether it is present or not in the predefined position. The reader is an array of power splitters used to feed a set of SRR-loaded transmission lines (in equal number to the number of resonant elements, or bits, of the tag). The feeding (interrogation) signal is a harmonic (single-tone) signal tuned to a frequency in the vicinity of the fundamental resonance of the SRRs. The set of SRR-loaded lines must be designed so that the corresponding SRRs are in perfect alignment with the SRRs of the tag, provided the tag is positioned on top of the reader. Thus, in a reading operation, as long as the tag is very close to the reader, the SRRs of the tag modify (decrease) the transmission coefficient of the corresponding reader line (through electromagnetic coupling between both SRRs), and the amplitude of the output signal is severely reduced. Therefore, the identification (ID) code of the tag is contained in the amplitudes of the output signals of the SRR-loaded lines, which can be inferred sequentially by means of a switching system. Unlike previous chipless-RFID systems based on near-field and sequential bit reading, the tags in the proposed system can be merely positioned on top of the reader, conveniently aligned, without the need to mechanically place them across the reader. Since tag reading is only possible if the tag is very close to the reader, this system can be also used as a proximity sensor with applications such as target identification. The proposed chipless-RFID and sensing approach is validated by reading a designed 4-bit tag. For identification purposes, this system is of special interest in applications where a low number of bits suffice, and tag reading by proximity is acceptable (or even convenient). Applications mostly related to secure paper, particularly involving a limited number of items (e.g., exams, ballots, etc.), in order to provide authenticity and avoid counterfeiting, are envisaged. As a proximity sensor, the system may be of use in detecting and distinguishing different targets in applications such as smart packaging

Very low-cost 80-Bit chipless-RFID tags inkjet printed on ordinary paper

This paper presents a time-domain, chipless-RFID system with 80-bit tags inkjet-printed on ordinary DIN A4 paper. The tags, consisting of a linear chain of resonant elements (with as many resonators as the number of identification bits plus header bits), are read sequentially and by proximity (through near-field coupling). To this end, a transmission line, fed by a harmonic (interrogation) signal tuned to the resonance frequency of the tag resonators (or close to it), is used as a reader. Thus, during reader operation, the tag chain is mechanically shifted over the transmission line so that the coupling between the line and the functional resonant elements of the tag chain is favored. Logic states that '1' and '0' are determined by the functionality and non-functionality (resonator detuning), respectively, of the resonant elements of the chain. Through near-field coupling, the transmission coefficient of the line is modulated and, as a result, the output signal is modulated in amplitude (AM), which is the identification code contained in the envelope function. As long as the tags are inkjet-printed on ordinary DIN A4 paper, the cost is minimal. Moreover, such tags can be easily programmed and erased, so that identical tags can be fabricated on a large scale (and programmed at a later stage), further reducing the cost of manufacture. The reported prototype tags, with 80 bits of information plus four header bits, demonstrate the potential of this approach, which is of particular interest to secure paper applications